Universidad de san Carlos de Guatemala
Organización computacional B
primer semestre 2026
Ing. Otto Rene Escobar Leiva

PRACTICA 2 DISEÑO DE ALU CON NUMEROS BINARIOS DE 4 BITS

integrantes

Jonathan Gabriel López Reyes 202404730

Dulce María Esperanza Gutiérrez Cáceres 202400009

Marck Dilan Orantes García 201807484 (LA CABRA EL GOAT)

Christopher Alejandro Monroy Maldonado 202400860

Introducción

La presente práctica tiene como finalidad el diseño e implementación de un prototipo de calculadora digital denominado "LogicCalc". Este sistema funciona bajo los principios de lógica combinacional y simula el comportamiento de una Unidad Aritmética Lógica (ALU) básica, similar a las utilizadas en los procesadores modernos.

El desarrollo responde a una especificación técnica que requiere la ejecución eficiente de operaciones aritméticas (suma, resta, multiplicación y potencia) y operaciones lógicas (AND, OR, NAND, XNOR), utilizando únicamente compuertas lógicas discretas y circuitos integrados TTL. El sistema incorpora una unidad comparativa y mecanismos de visualización mediante displays de 7 segmentos y LEDs, permitiendo comprender la interacción de los circuitos combinacionales para generar resultados precisos.

Objetivo General

Diseñar e implementar el prototipo de calculadora "LogicCalc" mediante una Unidad Aritmética Lógica (ALU) basada en lógica combinacional, capaz de ejecutar operaciones aritméticas y lógicas de forma eficiente.

Objetivos Especificos

- Construir los circuitos para operaciones aritméticas (suma, resta, multiplicación, potencia) y lógicas (AND, OR, NAND, XNOR) utilizando únicamente los integrados TTL permitidos (serie 74xx).
- Validar el funcionamiento del sistema mediante la visualización correcta de resultados en displays de 7 segmentos y LEDs, incluyendo la unidad comparativa de magnitudes y los indicadores de unidad activa.
- Documentar el diseño técnico y validar el funcionamiento mediante simulación en Proteus y montaje físico.

Diagramas usados:

C6	C5	C4	C3	C2	C1	C0
			A3	A2	A1	A0
		*	A3	A2	A1	A0
			A3A0	A2A0	A0A1	A0A0
		A3A1	A2A1	A1A1	A0A1	
	A3A2	A2A2	A1A2	A0A2		
A3A3	A2A3	A1A3	A0A3			
A3A3	A3A2	A1A3+A2	A0A3+A2A1	A2A0+A1	A0A1	A0

				C6	C5	C4	C3	C2	C1	C0
				A3	A3A2	A3A1+A2	A0A3+A2A1	A2A0+A1	A0A1	A0
							*	A3	A2	A0
				C6A0	C5A0	C4A0	C3A0	C2A0	C1A0	C0A0
			C6A1	C5A1	C4A1	C3A1	C2A1	C1A1	C0A1	
		C6A2	C5A2	C4A2	C3A2	C2A2	C1A2	C0A2		
+	C6A3	C5A3	C4A3	C3A3	C2A3	C1A3	C0A3			

C	B	A	Operación	Unidad Activa
0	0	0	Suma	Aritmética
0	0	1	Resta	Aritmética
0	1	0	Multiplicación	Aritmética
0	1	1	Potencia	Aritmética
1	0	0	AND	Lógica
1	0	1	OR	Lógica
1	1	0	NAND	Lógica
1	1	1	XNOR	Lógica

sumador completo, siguientes 3 bits de cada numero				
Cin	A	B	S	Cout
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1

Karnaugh para S				
C\AB	0 0	0 1	1 1	1 0
0	0	1	0	1
1	1	0	1	0

C'*A'*B+ C'*A*B'+ C*A'*B'+C*A*B
C'*(A'*B+ *A*B')+ C*(A'*B'+*A*B)
C'*(A⊕B)+ C*(A⊕B)'
C⊕(A⊕B)

Karnaugh para Cout				
C\AB	0 0	0 1	1 1	1 0
0	0	0	1	0
1	0	1	1	1

por maxterms

A*B + C*A'*B + C*A*B'

expandiendo, no creando simplificacion a proposito para utilizar compuerta xor anterior utilizada en la suma

A*B + C*(A⊕B)

Roles del Equipo

Dilan Orantes: Ensamblaje del circuito, Creación del Proteous, Documentación

Dulce Gutiérrez: Ensamblaje del Circuito, Documentación

Jonathan López: Ensamblaje del Circuito, Documentación

Christopher Monroy: Ensamblaje del Circuito, Creación del Proteous, Documentación

Materiales usados y Presupuesto

Número de pedido: **33848**

Fecha: **marzo 13, 2026, 2:57 pm**

Cajero: **CAJA1 CAJA1**

Método de pago: **Efectivo**

Producto	Cantidad	Precio	Total
RESISTENCIA 330 Ohm 1/4W	10	Q0.50	Q5.00
DISPLAY DE 7 SEGMENTOS CÁTODO COMÚN ROJO AS	1	Q5.00	Q5.00
COMPUERTA LÓGICA AND 74LS08	11	Q5.00	Q55.00
COMPUERTA LÓGICA NAND 74LS00	1	Q5.00	Q5.00
COMPUERTA LÓGICA XNOR 74LS266	1	Q12.00	Q12.00
SUMADOR 74LS83	10	Q15.00	Q150.00
74LS157 MULTIPLEXOR 2 ENTRADAS	14	Q7.00	Q98.00
COMPARADOR 74LS85	4	Q11.00	Q44.00
		Subtotal	Q374.00
		Total	Q374.00
		Cantidad entregada	Q400.00
		Cambio	Q26.00

Dirección de facturación

Invitado

Dirección de envío

N/D

¡Gracias por su compra!
www.electronicasigma.com.gt

Producto	cantidad	precio total
Compuerta logica and	11	Q 55.00
Compuerta logica or	3	Q 10.00
Compuerta logica xor	1	Q 6.00
dip switch 4 posiciones	2	Q 7.50
protobar 800 puntos	9	Q 306.00
resistencia 330 ohm	10	Q 5.00
sumador 74ls83	1	Q 150.00
metros de cable	29	Q 75.00
multiplexor 74ls157	14	Q 126.00
display 7 segmentos	3	Q 15.00
decodidficador driver 7 segm	2	Q 18.00
compuerta xnor	1	Q 12.00
compuerta nand	1	Q 5.00
comparador 784ls85	1	Q 44.00
dip switch 3 posiciones	1	reutilizado
protobard 800 puntos	3	reutilizado
fuente de poder 5 voltios	1	reutilizado
grupo de jumpers	2	reutilizado
integrados logicos varios	23	reutilizado
display 7 segmentos anodo	1	reutilizado
metro cable calibre 22	4	reutilizado
protobard 400 puntos	1	reutilizado
leds varios colores	6	reutilizado
resistencia 1k ohm	10	reutilizado
total		Q 834.50

Conclusiones

Se logró diseñar y construir una Unidad Aritmética Lógica (ALU) funcional capaz de ejecutar operaciones aritméticas y lógicas mediante compuertas y circuitos combinacionales, cumpliendo con el objetivo específico planteado.

La implementación física en protoboard permitió validar el funcionamiento teórico de la simulación en Proteus, destacando la importancia del manejo correcto de las conexiones de tierra y alimentación en los integrados TTL.

El uso de la tabla de verdad de control (bits C, B, A) facilitó la selección de operaciones mediante multiplexores, demostrando la eficiencia de la lógica combinacional para la toma de decisiones en hardware.

Se desarrollaron habilidades prácticas en diseño digital que fortalecieron la comprensión de la arquitectura y funcionamiento de los sistemas computacionales, específicamente en el manejo de acarreo y comparación de magnitudes.